机读格式显示(MARC)

• 000 02160nam 2200325 450

• 001 0000538386

• 005 20210912210800.0

• 010 __ |a 978-7-121-39165-1 |d CNY199.00

• 100 __ |a 20200731d2020 em y0chiy0110 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a ak z 000yy

• 106 __ |a r

• 200 1_ |a Intel Quartus Prime数字系统设计权威指南 |A Intel Quartus Primeshu zi xi tong she ji quan wei zhi nan |e 从数字逻辑、Verilog HDL到复杂数字系统的实现 |f 何宾, 许中璞, 韩琛晔编著

• 210 __ |a 北京 |c 电子工业出版社 |d 2020

• 215 __ |a xxiii, 783页 |c 图 |d 26cm

• 225 2_ |a 英特尔FPGA中国创新中心系列丛书 |A ying te er FPGAzhong guo chuang xin zhong xin xi lie cong shu

• 225 2_ |a 教育部“产学合作-协同育人”项目系列丛书 |A jiao yu bu “chan xue he zuo -xie tong yu ren ”xiang mu xi lie cong shu

• 314 __ |a 何宾, 知名的嵌入式和EDA技术专家, 长期从事电子设计自动化方面的教学和科研工作, 与全球多家知名的半导体厂商和EDA工具厂商密切合作。

• 330 __ |a 本书以Intel公司的Quartus Prime Standard 18.1集成开发环境作为复杂数字系统设计的平台, 以基础的数字逻辑和数字电路知识为起点, 以Intel公司的MAX 10系列可编程逻辑器件和VerilogHDL为载体, 详细介绍了数字系统中基本逻辑单元的RTL描述方法。在此基础上, 实现了复杂数字系统、处理器系统、片上嵌入式系统、视频图像采集和处理系统, 以及数模混合系统。全书共12章, 内容主要包括数字逻辑基础、数字逻辑电路、可编程逻辑器件原理、Quartus Prime Standard集成开发环境的原理图设计流程、Quartus Prime集成开发环境的HDL设计流程、Verilog HDL规范、基本数字逻辑单元的Verilog HDL描述、复杂数字系统的设计和实现、处理器核的原理及设计与进阶、片上嵌入式系统的构建与实现、视频图像采集和处理系统的原理与实现, 以及数模混合系统的设计。

• 410 _0 |1 2001 |a 英特尔FPGA中国创新中心系列丛书

• 410 _0 |1 2001 |a 教育部“产学合作-协同育人”项目系列丛书

• 517 1_ |a 从数字逻辑、Verilog HDL到复杂数字系统的实现 |A cong shu zi luo ji 、Verilog HDLdao fu za shu zi xi tong de shi xian

• 606 0_ |a 可编程序逻辑器件 |A ke bian cheng xu luo ji qi jian |x 系统设计

• 690 __ |a TP332.1 |v 5

• 701 _0 |a 何宾 |A he bin |4 编著

• 701 _0 |a 许中璞 |A xu zhong pu |4 编著

• 701 _0 |a 韩琛晔 |A han chen ye |4 编著

• 801 _0 |a CN |b LIB |c 20210912

• 905 __ |a LIB |d TP332.1/74