机读格式显示(MARC)

• 000 01281nam2 2200457 4500

• -01 __gzk0303622

• -09 __zyk0118923

• -98 __bm1

• -99 __tsg

• 001 0000118917

• 005 20061202084804.5

• 010 __ |a 7-121-01494-7 |d CNY35.00 |b

• 094 __ |a

• 100 __ |a 20060112d2005 em y0chiy0110 ea

• 101 __ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a y z 000yy

• 106 __ |a r

• 200 1_ |9 shu zi xi tong she ji yu Verilog HDL |a 数字系统设计与Verilog HDL |f 王金明编著 |e |d

• 205 __ |a

• 210 __ |a 北京 |c 电子工业出版社 |d 2005

• 215 __ |a 12,371页 |d 26cm

• 225 __ |a EDA工具应用丛书

• 300 __

• 305 __ |a 封面题：第2版

• 330 __ |a 本书介绍了数字系统设计的方法、CPLD/FPGA器件、典型的EDA设计软件和Verilog HDL硬件描述语言，涵盖了数字系统开发涉及的主要技术。

• 461 __ |1 2001 |a EDA工具应用丛书

• 606 __ |a 数字系统 |x 系统设计

• 606 __ |a 硬件描述语言 |x 计算机辅助设计 |x 数字电路

• 606 __ |a 数字系统

• 606 __ |a 系统设计

• 606 __ |a 硬件描述语言

• 606 __ |a 计算机辅助设计

• 606 __ |a 数字电路

• 690 __ |a TP271 |v 4

• 690 __ |a TP271 |v 4

• 701 __ |4 编著 |9 wang jin ming |a 王金明 |c (计算机)

• 801 __ |a CN |b ATSU |c 20061202

• 905 __ |a ASTU |d TP271/12

• 905 __ |d TP271

• 915 __ |a |b 395448-52 |b 489977-81 |d TP271 |e 12