机读格式显示(MARC)

• 000 01322nam2 2200361 4500

• -01 __gzk0320674

• -09 __zyk0207444

• -98 __bm4

• -99 __tsg01

• 001 0000207419

• 005 20110927154347.5

• 010 __ |a 978-7-121-12425-9 |d CNY39.90

• 100 __ |a 20110114d2011 em y0chiy0110 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a a z 000yy

• 106 __ |a r

• 200 1_ |a 数字系统设计与Verilog HDL |A Shu Zi Xi Tong She Ji Yu Verilog HDL |f 王金明编著

• 205 __ |a 第4版

• 210 __ |a 北京 |c 电子工业出版社 |d 2011

• 215 __ |a 13,397页 |c 图 |d 26cm

• 225 2_ |a EDA工具应用丛书

• 330 __ |a 本书根据EDA课程教学要求,以提高数字设计能力为目的,系统阐述数字系统开发的相关知识,主要内容包括EDA技术、FPGA/CPLD器件、Verilog硬件描述语言等。全书以Quartus II、Synplify Pro软件为平台,以Verilog-1995和Verilog-2001语言标准为依据,以可综合的设计为重点,通过大量经过验证的数字设计实例,系统阐述数字系统设计的方法与技术,由浅入深地介绍Verilog工程开发的知识与技能。

• 410 _0 |1 2001 |a EDA工具应用丛书

• 606 0_ |a VHDL语言 |A VHDL Yu Yan |x 数字电路

• 606 0_ |a 数字系统 |A Shu Zi Xi Tong |x 系统设计

• 690 __ |a TP312VH |v 4

• 690 __ |a TN790.2 |v 4

• 690 __ |a TP271 |v 4

• 701 _0 |a 王金明 |A Wang Jin Ming |4 编著

• 801 _0 |a CN |b 安徽新华 |c 20110927

• 905 __ |a ASTU |d TP312VH/13

• 915 __ |d TP312VH |e 13 |b 2053594-5