机读格式显示(MARC)
- 000 01051nam0 2200265 450
- 010 __ |a 978-7-5124-2142-4 |d CNY45.00
- 100 __ |a 20170426d2017 em y0chiy50 ea
- 200 1_ |a Verilog硬件描述语言与设计 |A Verilog ying jian miao shu yu yan yu she ji |f 李洪革, 李峭, 何锋等编著
- 210 __ |a 北京 |c 北京航空航天大学出版社 |d 2017.03
- 215 __ |a 328页 |c 图 |d 26cm
- 320 __ |a 有书目 (第327-328页)
- 330 __ |a 本书从硬件描述语言Verilog HDL简介入手, 重点阐述了硬件描述语言的基础语法、高级语法和与之匹配的硬件电路设计基础、高级电路设计案例等 ; 除了对Verilog HDL语法基础详细阐述外, 对逻辑电路、时序综合和状态机等复杂电路设计问题也进行了介绍。
- 606 0_ |a 硬件描述语言 |A ying jian miao shu yu yan |x 程序设计 |x 高等学校 |j 教材
- 701 _0 |a 李洪革 |A li hong ge |4 编著
- 701 _0 |a 李峭 |A li qiao |4 编著
- 701 _0 |a 何锋 |A he feng |4 编著
- 801 _0 |a CN |b 安徽时代 |c 20170426