机读格式显示(MARC)

• 000 01331nam 2200301 450

• 001 0000790227

• 005 20250619084400.0

• 010 __ |a 978-7-121-48908-2 |d CNY99.00

• 100 __ |a 20241102d2024 em y0chiy50 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a ak z 000yy

• 106 __ |a r

• 200 1_ |a 基于Quartus Prime的数字系统Verilog HDL设计实例详解 |A ji yu QuartusPrime de shu zi xi tong VerilogHDL she ji shi li xiang jie |f 徐宏伟, 周润景, 彭雪梅编著

• 205 __ |a 第4版

• 210 __ |a 北京 |c 电子工业出版社 |d 2024.9

• 215 __ |a x, 464页 |c 图 |d 26cm

• 225 2_ |a EDA应用技术 |A EDA ying yong ji shu

• 330 __ |a 本书以Altera公司全新推出的QuartusPrime18.1为设计平台, 结合大量的实例来介绍基于VerilogHDL的FPGA/CPLD数字系统的设计方法。本书由浅入深地介绍了采用QuartusPrime18.1进行数字系统开发的设计流程、设计思想和设计技巧。书中实例丰富, 既有简单的数字逻辑电路实例、数字系统设计实例, 也有复杂的数字控制系统设计实例。

• 333 __ |a 本书适合从事数字系统设计的研发人员阅读, 也可以作为高等学校电子、通信、自动化等相关专业的教学用书

• 410 _0 |1 2001 |a EDA应用技术

• 606 0_ |a VHDL语言 |A VHDL yu yan |x 程序设计

• 690 __ |a TP301.2 |v 5

• 701 _0 |a 徐宏伟 |A xu hong wei |4 编著

• 701 _0 |a 周润景 |A zhou run jing |4 编著

• 701 _0 |a 彭雪梅 |A peng xue mei |4 编著

• 801 _0 |a CN |b 湖北三新 |c 20241102

• 905 __ |a LIB |d TP301.2/17-4