机读格式显示(MARC)

• 000 01330nam2 2200361 4500

• -01 __gzk0818260

• -09 __zyk0206412

• -98 __bm9

• -99 __tsg01

• 001 0000206387

• 005 20110908102119.5

• 010 __ |a 978-7-121-12021-3 |d CNY29.00

• 100 __ |a 20110908d2011 em y0chiy0110 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a y z 000yy

• 106 __ |a r

• 200 1_ |a Verilog HDL数字系统设计及实践 |A Verilog HDL shu zi xi tong she ji ji shi jian |f 刘睿强,童贞理,尹洪剑编著

• 210 __ |a 北京 |c 电子工业出版社 |d 2011

• 215 __ |a 213页 |d 26cm

• 300 __ |a 新编电气与电子信息类规划教材

• 330 __ |a 本书介绍硬件描述语言Verilog HDL及电路设计方法,共11章,主要内容包括erilog HDL层次化设计、Verilog HDL基本语法、Verilog HDL行为描述、组合逻辑建模、行为级仿真模型建模、各层次Verilog HDL描述形式与电路建模、任务和函数、编译预处理、Verilog HDL设计与综合中的陷阱、异步设计与同步设计的时序分析。

• 606 0_ |a VHDL语言 |A VHDL Yu Yan |x 数字电路 |j 教材

• 606 0_ |a 数字系统 |A Shu Zi Xi Tong |x 系统设计 |j 教材

• 690 __ |a TP312VH |v 4

• 690 __ |a TN790.2 |v 4

• 690 __ |a TP271 |v 4

• 701 _0 |a 尹洪剑 |A yin hong jian |4 编著

• 701 _0 |a 童贞理 |A tong zhen li |4 编著

• 701 _0 |a 刘睿强 |A liu rui qiang |4 编著

• 801 _0 |a CN |b 安徽新华 |c 20110908

• 905 __ |a ASTU |d TP312VH/12

• 915 __ |b 2055724-5 |d TP312VH |e 12 |f 2