机读格式显示(MARC)

• 000 01252nam0 2200265 450

• 001 0000792396

• 005 20250616201900.0

• 010 __ |a 978-7-115-63584-6 |d CNY79.80

• 100 __ |a 20240911d2024 em y0chiy50 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a ak z 000yy

• 106 __ |a r

• 200 1_ |a Verilog HDL程序设计教程 |A VerilogHDL cheng xu she ji jiao cheng |d = Logic design tutorial using Verilog HDL |f 王金明, 王婧菡著 |z eng

• 205 __ |a 第2版

• 210 __ |a 北京 |c 人民邮电出版社 |d 2024.9

• 215 __ |a 294页 |c 图 |d 24cm

• 330 __ |a 本书系统讲解Verilog HDL的语言规则、语法体系, 以Verilog-2001和Verilog-2005两个语言标准为依据, 知识点全面、准确。本书主要内容包括Verilog HDL入门、数据类型、表达式、门级和开关级建模、数据流建模、行为级建模、层次结构、任务与函数、Test Bench测试与时序检查、Verilog设计进阶、Verilog有限状态机设计、Verilog HDL驱动I/O外设、Verilog信号处理实例等。

• 333 __ |a 本书可作为电工电子相关专业本科生和研究生的教学用书, 也可供从事电路设计和系统开发的工程技术人员参考

• 510 1_ |a Logic design tutorial using Verilog HDL |z eng

• 606 0_ |a VHDL语言 |A VHDL yu yan |x 程序设计 |j 教材

• 690 __ |a TP312.8VH |v 5

• 701 _0 |a 王金明 |A wang jin ming |4 著

• 701 _0 |a 王婧菡 |A wang jing han |4 著

• 801 _0 |a CN |b 湖北三新 |c 20240911