机读格式显示(MARC)

• 000 01526nam 2200301 450

• 001 0000592588

• 005 20230615151900.0

• 010 __ |a 978-7-121-44906-2 |d CNY49.00

• 100 __ |a 20230323d2023 em y0chiy50 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a a z 000yy

• 106 __ |a r

• 200 1_ |a FPGA开发实用教程 |A FPGA kai fa shi yong jiao cheng |b 专著 |e 基于Xilinx和Verilog HDL |e 微课版 |f 钟世达[等]编著

• 210 __ |a 北京 |c 电子工业出版社 |d 2023

• 215 __ |a 213页 |c 图 |d 26cm

• 225 2_ |a 卓越工程师培养系列 |A Zhuo Yue Gong Cheng Shi Pei Yang Xi Lie

• 304 __ |a 编著还有：张沛昌、袁涛、张胜利

• 314 __ |a 钟世达，2013年3月毕业于英国南安普顿大学，电子信息专业，博士学位。2013年至2016年在英国南安普敦大学进行博士后研究，2016年至2018年与南安普顿无线通信研究团队共同创立英国AccelerComm公司，致力于将符合5G标准的超低延时和超高吞吐量的Polar码算法进行芯片的IP化和商业化。

• 330 __ |a 本书基于FPGA高级开发系统平台，共安排了12个实验，每个实验均包含实验内容、实验原理和实验步骤并附上相关源代码，以确保读者能够参照本书内容顺利完成实验。另外，每章的最后设计了本章任务，可作为3伸和拓展。书中的程序均遵循《Verilog HDL程序设计规范》(LY-STD010-2019）来编写。所有实验均基于模均化设计，以便于将模块应用在不同的项目和产品中。

• 461 _0 |1 2001 |a 卓越工程师培养系列

• 606 0_ |a VHDL语言 |A Vhdl Yu Yan |x 程序设计 |j 教材

• 690 __ |a TP312VH |v 5

• 701 _0 |a 钟世达 |A zhong shi da |4 编著

• 701 _0 |a 张沛昌 |A zhang pei chang |4 编著

• 701 _0 |a 袁涛 |A yuan tao |4 编著

• 801 _0 |a CN |b LIB |c 20230615

• 905 __ |a LIB |d TP312VH/27