机读格式显示(MARC)
- 000 01472nam2 2200361 4500
- 010 __ |a 978-7-121-10537-1 |d CNY39.00
- 100 __ |a 20101118d2010 em y0chiy0110 ea
- 200 1_ |a 基于Quartus Ⅱ的FPGA/CPLD设计与实践 |9 ji yu Quartus Ⅱde FPGA/CPLDshe ji yu shi jian |f 陈忠平, 高金定, 高见芳编著
- 210 __ |a 北京 |c 电子工业出版社 |d 2010
- 215 __ |a 318页 |c 图 |d 26cm
- 225 2_ |a 聚焦EDA |9 ju jiao EDA
- 330 __ |a 本书从实验、实践、实用的角度出发, 通过丰富的范例讲述基于QuartusⅡ9.0软件进行FPGA/CPLD应用产品的开发和应用。全书共6章, 主要讲述了编程基础知识、简单逻辑门电路的设计、常用逻辑门电路的设计、时序电路的设计, 以及实际系统的应用及开发过程。本书是结合作者丰富的教学与实践经验编写而成的, 语言简洁、结构清晰, 内容由浅入深。书中的范例具有很强的实用性, 并且均通过了软、硬件调试与仿真验证。
- 606 0_ |a 可编程序逻辑器件 |9 ke bian cheng xu luo ji qi jian |x 系统设计
- 606 0_ |a 可编程序逻辑器件 |9 ke bian cheng xu luo ji qi jian
- 606 0_ |a 系统设计 |9 xi tong she ji
- 701 _0 |a 陈忠平 |9 chen zhong ping |4 编著
- 701 _0 |a 高金定 |9 gao jin ding |4 编著
- 701 _0 |a 高见芳 |9 gao jian fang |4 编著
- 905 __ |a ASTU |d TP332.1/26
- 915 __ |b 1700340-42 |f 3 |a ASTU |d TP332.1 |e 26