机读格式显示(MARC)

• 000 01072nam0 2200301 450

• 001 0000643061

• 005 20240502124600.0

• 010 __ |a 978-7-81124-248-5 |d CNY39.00

• 100 __ |a 20081201d2008 em y0chiy50 ea

• 101 1_ |a chi |c eng

• 102 __ |a CN |b 110000

• 105 __ |a y z 001yy

• 106 __ |a r

• 200 1_ |a Verilog HDL入门 |A Verilog HDL ru men |b 专著 |d A verilog HDL primer |f (美)J. Bhasker著 |g 夏宇闻，甘伟译 |z eng

• 210 __ |a 北京 |c 北京航空航天大学出版社 |d 2008

• 215 __ |a 327页 |d 23cm

• 300 __ |a 国外数字系统设计经典教材系列

• 305 __ |a 据原书第3版译出

• 330 __ |a 本书简要介绍了Verilog硬件描述语言的基础知识，包括语言的基本内容和基本结构，以及利用该语言在各种层次上对数字系统的建模方法。

• 510 1_ |a Verilog HDL primer |z eng

• 606 0_ |a 硬件描述语言 |A Ying Jian Miao Shu Yu Yan |x 程序设计 |j 教材

• 610 0_ |a VHDL语言 |A Vhdl Yu Yan

• 690 __ |a TP312VH |v 4

• 701 _0 |c (美) |a 巴斯克尔 |c (Bhasker, J.) |4 著 |A ba si ke er

• 702 _0 |a 夏宇闻 |A xia yu wen |4 译

• 702 _0 |a 甘伟 |A gan wei |4 译

• 801 _0 |a CN |b 110120 |c 20081105

• 905 __ |a LIB |d TP312VH/31