机读格式显示(MARC)

• 000 01484nam2 2200409 4500

• -01 __gzk0101970

• -09 __zyk0154101

• -98 __bm2

• -99 __tsg

• 001 0000154088

• 005 20070419144114.5

• 010 __ |a 7-5053-9917-9 |d CNY65.00 |b

• 094 __ |a

• 100 __ |a 20060626d2005 em y0chiy0121 ea

• 101 __ |a chi |c eng

• 102 __ |a CN |b 110000

• 105 __ |a a a 000yy

• 106 __ |a r

• 200 1_ |a Verilog HDL高级数字设计 |A Verilog HDL Gao Ji Shu Zi She Ji |d = Advanced digital design with the verilog hdl |f (美) Michael D. Ciletti著 |g 张雅绮, 李锵等译 |z eng |e

• 205 __ |a

• 210 __ |a 北京 |c 电子工业出版社 |d 2005

• 215 __ |a 17, 710页 |c 图 |d 26cm

• 225 __ |a 国外电子与通信教材系列 |A Guo Wai Dian Zi Yu Tong Xin Jiao Cai Xi Lie

• 306 __ |a 本书中文简体字版翻译由电子工业出版社和Pearson Education培生教育出版亚洲有限公司合作出版

• 320 __ |a 有书目

• 330 __ |a 全书共分11章，涵盖了建模、结构平衡、功能验证、故障模拟和逻辑综合等关键问题，还有后综合设计确认、定时分析及可测性设计等内容。

• 410 __ |1 2001 |a 国外电子与通信教材系列

• 510 __ |a Advanced digital design with the verilog hdl |z eng

• 606 __ |a 硬件描述语言 |A Ying Jian Miao Shu Yu Yan |x 程序设计 |j 教材

• 610 __ |a VHDL

• 690 __ |a TP312 |v 4

• 701 __ |a 西里提, |A Xi Li Ti |b M. D. |g (Ciletti, Michael D.) |4 著

• 702 __ |a 张雅绮 |A Zhang Ya Qi |4 译

• 702 __ |a 李锵 |A Li Qiang |4 译

• 801 __ |a CN |b 江苏新华 |c 20070419

• 905 __ |a ASTU |d TP312/352

• 915 __ |a |b 557615-8 |d TP312 |e 352 |f 4