机读格式显示(MARC)

• 000 01525nam2 2200373 4500

• -01 __gzk0315601

• -09 __zyk0191466

• -98 __bm4

• -99 __tsg01

• 001 0000191442

• 005 20090914154142.5

• 010 __ |a 978-7-115-19598-2 |b |d CNY45.00

• 100 __ |a 20090227d2009 em y0chiy0110 ea

• 101 0_ |a eng

• 102 __ |a CN |b 110000 |2 GB2260

• 105 __ |a ak z 000yy

• 106 __ |a r

• 200 1_ |a 高速CMOS电路设计 |A gao su CMOS dian lu she ji |d = Logical effort designing fast CMOS circuits |e Logical Effort方法 |e 英文版 |f (美)Ivan Sutherland，Bob Sproull，David Harris著 |z eng

• 210 __ |a 北京 |c 人民邮电出版社 |d 2009.03

• 215 __ |a 239页 |c 图表 |d 26cm

• 225 2_ |a 图灵原版电子与电气工程系列

• 314 __ |a 著者规范汉译姓取自版权页。

• 330 __ |a 本书讲述如何获得高速CMOS电路，这正是高速集成电路设计师们渴望获得的技术。在设计中，我们往往面对无数的选择，本书将告诉我们如何将这些选择变得更容易和更有技巧。本书提供了一个简单而普遍有效的方法，用于估计拓扑、电容等因素造成的延迟。

• 333 __ |a 适合集成电路设计师以及相关专业的师生。

• 410 _0 |1 2001 |a 图灵原版电子与电气工程系列

• 510 1_ |a = Logical effort designing fast CMOS circuits |z eng

• 606 0_ |a 互补MOS集成电路 |x 电路设计 |x 英文

• 690 __ |a TN432.02 |v 4

• 701 _1 |c (美) |a 萨瑟兰德 |A sa se lan de |c (Sutherland, Ivan) |4 著

• 701 _1 |c (美) |a 斯普劳尔 |A si pu lao er |c (Sproull, Bob) |4 著

• 701 _1 |c (美) |a 哈里斯 |A ha li si |c (Harris, David) |4 著

• 801 _0 |a CN |b 江苏新华 |c 20090914

• 905 __ |a ASTU |d TN432.02/3

• 915 __ |d TN432.02 |e 3 |b 1000129-131