机读格式显示(MARC)

• 000 01192nam0 2200277 450

• 001 0000798101

• 005 20240918114106.0

• 010 __ |a 978-7-115-63584-6 |d CNY79.80

• 100 __ |a 20240914d2024 em y0chiy50 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a ak z 000yy

• 106 __ |a r

• 200 1_ |a Verilog HDL程序设计教程 |A Verilog HDL cheng xu she ji jiao cheng |d = Logic design tutorial using Verilog HDL |f 王金明, 王婧菡著 |z eng

• 205 __ |a 第2版

• 210 __ |a 北京 |c 人民邮电出版社 |d 2024.09

• 215 __ |a 294页 |c 图 |d 24cm

• 300 __ |a 异步图书

• 330 __ |a 本书系统讲解VerilogHDL语言规则、语法体系, 以Verilog-2001和Verilog-2005两个语言标准为依据, 全面梳理, 知识点系统全面、准确。本书主要内容包括VerilogHDL语言规则, 数据类型, Verilog门级和开关级建模, 数据流建模, 行为级建模, 层次结构与参数传递, 任务与函数, 系统任务与系统函数, TestBench测试与时序检查, 面向综合的设计, 状态机设计, 典型设计实例等。

• 510 1_ |a Logic design tutorial using Verilog HDL |z eng

• 606 0_ |a VHDL语言 |A VHDL yu yan |x 程序设计 |j 教材

• 690 __ |a TP312.8VH |v 5

• 701 _0 |a 王金明 |A wang jin ming |4 著

• 701 _0 |a 王婧菡 |A wang jing han |4 著

• 801 _0 |a CN |b 安徽时代 |c 20240914

• 905 __ |d TP312.8VH |f 3