机读格式显示(MARC)

• 000 01114nam2 2200373 4500

• -01 __gzk5600436

• -09 __zyk0107279

• -98 __bm11

• -99 __tsg

• 001 0000107273

• 005 20050517121112.0

• 010 __ |a 7-115-13204-6 |d CNY36.00

• 035 0_ |a 002844070

• 100 1_ |a 20050716d2005 em y0chiy0110 ea

• 101 __ |a chi

• 102 __ |a CN |b 110000

• 105 2_ |a y z 000yy

• 106 1_ |a r

• 200 __ |9 Verilog HDL cheng xu she ji yu ying yong |a Verilog HDL程序设计与应用 |f 王伟编著

• 210 _0 |a 北京 |c 人民邮电出版社 |d 2005

• 215 _0 |a 350页 |d 26cm

• 225 __

• 300 __

• 330 __ |a 本书详细讲解了Verilog HDL语法知识和基本应用，通过50多个最具有代表性的建模实例，辅以框图和详细注释帮助读者理解程序，学习典型电路单元的建模方法。附录给出了Verilog HDL所有关键词的标准用法及其技巧和注意事项。

• 461 _1 |1 2001

• 606 __ |a 程序设计

• 606 __ |a 硬件描述语言 |x 程序设计

• 606 __ |a 硬件描述语言

• 610 __ |a VHDL语言

• 690 __ |a TP312VH |v 4

• 701 __ |4 编著 |9 wang wei |a 王伟 |c (计算机)

• 801 __ |a CN |b ASTU |c 20050716

• 905 __ |a ASTU |d TP312VH/3

• 915 __ |d TP312VH |b 333507-11 |e 3