机读格式显示(MARC)

• 000 01264nam2 2200385 4500

• -01 __gzk5405024

• -09 __zyk0125444

• -98 __bm5

• -99 __tsg

• 001 0000125437

• 005 20041208153140.0

• 010 __ |a 7-121-00468-2 |d CNY29.00

• 100 __ |a 20040802d2004 em y0chiy0110 ea

• 101 1_ |a chi |c eng

• 102 __ |a CN |b 110000

• 105 __ |a y z 000yy

• 106 __ |a r

• 200 1_ |9 Verilog HDL shu zi she ji yu zong he |a Verilog HDL数字设计与综合 |f (美)Samir Palnitkar著 |g 夏宇闻等译

• 210 __ |a 北京 |c 电子工业出版社 |d 2004

• 215 __ |a 14,306页 |d 26cm

• 225 1_ |a 国外电子与通信教材系列

• 305 __ |a 据原书第二版译出

• 306 __ |a 与Pearson Education培生教育出版亚洲有限公司合作出版

• 330 __ |a 本书从用户的角度，从基本概念着手，过渡到编程语言接口及逻辑综合等高级主题，详细阐述Verilog HDL语言的重要细节和基本设计方法。　

• 510 1_ |a Verilog HDl |e A Guide to Digital Design and Synthesis |z eng

• 606 0_ |a 硬件描述语言

• 606 0_ |a 程序设计

• 606 0_ |a 硬件描述语言 |j 教材 |x 程序设计

• 610 0_ |a VHDL语言

• 690 __ |a TP312VH |v 4

• 701 _0 |4 著 |9 pa er ni ka |a 帕尔尼卡 |c (Palnitkar, Samir) |c (美)

• 702 _0 |4 译 |9 xia yu wen |a 夏宇闻

• 801 _0 |a CN |b ATTC |c 20041210

• 905 __ |a ASTU |d TP312VH/6

• 915 __ |d TP312VH |e 6 |b 427342-4