机读格式显示(MARC)

• 000 01587oam 2200313 450

• 001 0000360329

• 005 20160302102000.0

• 010 __ |a 978-7-302-36683-6 |d CNY69.00

• 100 __ |a 20140820d2014 em y0chiy0110 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a ak z 000yy

• 106 __ |a r

• 200 1_ |a Xilinx新一代FPGA设计套件Vivado应用指南 |A Xilinxxin yi dai FPGAshe ji tao jian Vivadoying yong zhi nan |d = The application guide on Xilinx Vivado design suite |f 孟宪元, 陈彰林, 陆佳华编著 |z eng

• 210 __ |a 北京 |c 清华大学出版社 |d 2014

• 215 __ |a xiii, 331页 |c 图 |d 26cm

• 225 2_ |a EDA工程技术丛书 |A EDAgong cheng ji shu cong shu

• 330 __ |a 本书系统论述了新一代FPGA设计套件Vivado的性能、使用方法以及FPGA的开发方法。全书内容包括Vivado设计套件的特性, 全面可编程FPGA器件的架构, 使用Vivado套件创建复杂数字系统设计项目, 仿真系统功能, RTL分析产生网表文件, 性能要求的时序约束及综合, 布局布线及静态时序分析和生成位流文件等全部设计过程, 基于项目和非项目批作业两种用Tcl指令的设计模式, 同步设计技术、HDL编码技术、时序收敛和HLS优化DSP算法等关键技术, 并以实例介绍了嵌入式系统的设计方法等。

• 461 _0 |1 2001 |a EDA工程技术丛书

• 510 1_ |a Application guide on Xilinx Vivado design suite |z eng

• 606 0_ |a 现场可编程门阵列 |A xian chang ke bian cheng men zhen lie |x 系统设计

• 606 0_ |a 现场可编程门阵列 |A xian chang ke bian cheng men zhen lie

• 606 0_ |a 系统设计 |A xi tong she ji

• 690 __ |a TP332.1 |v 5

• 701 _0 |a 孟宪元 |A meng xian yuan |4 编著

• 701 _0 |a 陈彰林 |A chen zhang lin |4 编著

• 701 _0 |a 陆佳华 |A lu jia hua |4 编著

• 801 _0 |a CN |b LIB |c 20160302

• 905 __ |a ASTU