机读格式显示(MARC)

• 000 01205nam2 2200361 4500

• -01 __gzk0822308

• -09 __n020007147

• -98 __bm9

• -99 __stzlm

• 001 0000306923

• 005 20120608091109.5

• 010 __ |a 978-7-115-24666-0 |d CNY49.00

• 010 __ |a 7-89443-343-5 |b 光盘

• 100 __ |a 20120601d2011 em y0chiy50 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a y z 000yy

• 106 __ |a r

• 200 1_ |a Altera FPGA/CPLD设计 |A Altera FPGA/CPLD She Ji |i 高级篇 |f 吴继华, 蔡海宁, 王诚编著

• 205 __ |a 第2版

• 210 __ |a 北京 |c 人民邮电出版社 |d 2011

• 215 __ |a 330页 |d 26cm |e 光盘1片

• 300 __ |a Altera公司推荐FPGA/CPLD培训教材

• 330 __ |a 本书介绍了Altera器件的高级应用；引领读者学习逻辑锁定设计工具，讨论了时序约束与静态时序分析方法；结合实例讨论如何进行设计优化，介绍了Altera的可编程器件的高级设计工具与系统级设计技巧。

• 606 0_ |a 可编程序逻辑阵列 |A Ke Bian Cheng Xu Luo Ji Zhen Lie |j 教材

• 610 0_ |a FPGA |a CPLD

• 690 __ |a TP332.1 |v 4

• 701 _0 |a 王诚 |A Wang Cheng |4 编著

• 701 _0 |a 蔡海宁 |A Cai Hai Ning |4 编著

• 701 _0 |a 吴继华 |A Wu Ji Hua |4 编著

• 801 _0 |a CN |b 安徽新华 |c 20120601

• 905 __ |a AHSTU |d TP332.1/31*1

• 915 __ |b 30930-31 |d TP332.1 |e 31 |f 2