机读格式显示(MARC)

• 000 01189nam2 2200385 4500

• -01 __gzk0405839

• -09 __zyk0153443

• -98 __bm5

• -99 __tsg

• 001 0000153430

• 005 20070412095041.5

• 010 __ |a 7-115-15041-9 |d CNY32.00 |b

• 094 __ |a

• 100 __ |a 20060618d2006 em y0chiy0110 ea

• 101 __ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a y z 000yy

• 106 __ |a r

• 200 1_ |a 设计与验证Verilog HDL |9 she ji yu yan zheng Verilog HDL |f 吴继华，王诚编著 |e |d

• 205 __ |a

• 210 __ |a 北京 |c 人民邮电出版社 |d 2006

• 215 __ |a 228页 |d 26cm |e 1光盘

• 225 __ |a

• 307 __ |a 附光盘：ISBN 7-89488-145-7

• 330 __ |a 本书以实例讲解的方式对HDL语言的设计方法进行介绍。全书主要介绍了Verilog HDL语言的基本概念、设计流程、语法及建模方式；讨论了如何合理地使用Verilog HDL语言描述高性能的可综合电路；展望了HDL语言的发展趋势。

• 606 __ |a 硬件描述语言 |x 程序设计

• 606 __ |a 硬件描述语言

• 606 __ |a 程序设计

• 610 __ |a Verilog HDL

• 690 __ |a TP312VH |v 4

• 701 __ |a 吴继华 |9 wu ji hua |c (计算机) |4 编著

• 701 __ |a 王诚 |9 wang cheng |c (计算机) |4 编著

• 801 __ |a CN |b ATTC |c 20070412

• 905 __ |a ASTU |d TP312VH/9

• 915 __ |b 548994-8 |d TP312VH |e 9 |a