机读格式显示(MARC)

• 000 01016nam2 2200325 4500

• -01 __gzk0004497

• -09 __zyk0125100

• -98 __bm

• -99 __tsg

• 001 0000125094

• 010 __ |a 7-81077-655-X |d CNY35.00(含光盘)

• 010 __ |a 7-900669-62-0 |b 光盘

• 100 __ |a 20051113d2005 em y0chiy0121 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a ak a 000yy

• 106 __ |a r

• 200 1_ |a Verilog - HDL工程实践入门 |A Verilog - HDL Gong Cheng Shi Jian Ru Men |f 常晓明, 李媛媛编著

• 210 __ |a 北京 |c 北京航空航天大学出版社 |d 2005

• 215 __ |a 316页 |c 图 |d 26cm |e 光盘1片

• 320 _0 |a 有书目

• 330 __ |a 本书从实践的角度出发，全面介绍了硬件描述语言Verilog - HDL，通过与具体电路实验的结合，介绍了Verilog - HDL的语法、结构、功能及其简单应用。

• 606 0_ |a 硬件描述语言 |x 程序设计

• 610 0_ |a HDL

• 690 __ |a TP312 |v 4

• 701 _0 |4 编著 |a 常晓明 |A Chang Xiao Ming

• 701 _0 |4 编著 |a 李媛媛 |A Li Yuan Yuan

• 801 _0 |a CN |b ASTU |c 20051113

• 905 __ |a ASTU |d TP312/234

• 915 __ |d TP312 |e 234 |b 434847-51