MARC状态：审校 文献类型：中文图书 浏览次数：6
- 题名/责任者:
- SystemVerilog硬件设计:RTL设计和验证/(印) 瓦伊巴夫·塔拉特著 孙健, 魏东译
- 出版发行项:
- 北京:科学出版社,2024.04
- ISBN及定价:
- 978-7-03-078383-7/CNY78.00
- 载体形态项:
- xiv, 268页:图;26cm
- 其它题名:
- RTL设计和验证
- 丛编项:
- 数字IC设计工程师丛书
- 个人责任者:
- 塔拉特 (Taraate, Vaibbhav) 著
- 个人次要责任者:
- 孙健 译
- 个人次要责任者:
- 魏东 译
- 学科主题:
- 硬件描述语言-程序设计
- 非控制主题词:
- VHDL语言
- 中图法分类号:
- TP312.8VH
- 中图法分类号:
- TP312.8
- 责任者附注:
- 瓦伊巴夫·塔拉特, “I Rupee S T”的企业家和导师。1995年在Kolhapur的Shivaji大学获得电子学士学位。1999年毕业于印度理工学院孟买分校, 主修航空航天控制与制导, 获得理工硕士学位。在半定制ASIC和FPGA设计方面拥有超过18年的经验, 主要使用的HDL语言有Verilog、System Verilog和VHDL。曾在儿家跨国公司担任顾问、高级设计工程师和技术经理。
- 提要文摘附注:
- 本书共分15章, 内容包括SystemVerilog中的常量和数据类型、SystemVerilog的硬件描述、SystemVerilog中的面向对象编程、SystemVerilog增强特性、SystemVerilog中的组合逻辑设计、SystemVerilog中的时序逻辑设计、RTL设计和综合指南、复杂设计的RTL设计和策略、有限状态机、SystemVerilog中的端口和接口、验证结构、验证技术和自动化、高级验证结构、验证案例等。
全部MARC细节信息>>
| 索书号 | 条码号 | 年卷期 | 校区—馆藏地 | 书刊状态 | 还书位置 |
| TP312.8/164 | S4024108 | 总馆—采编室 | 在编 | 采编室 | |
| TP312.8/164 | S4024109 | 总馆—采编室 | 在编 | 采编室 | |
| TP312.8/164 | S4024110 | 总馆—采编室 | 在编 | 采编室 | |
| TP312.8/164 | S3993114 | 总馆—自然书库（凤阳） | 可借 | 自然书库（凤阳） | |
| TP312.8/164 | S3993115 | 总馆—自然书库（凤阳） | 可借 | 自然书库（凤阳） | |
| TP312.8/164 | S3993116 | 总馆—自然书库（凤阳） | 可借 | 自然书库（凤阳） |
显示全部馆藏信息