MARC状态:已编 文献类型:中文图书 浏览次数:20
- 题名/责任者:
- 高速CMOS电路设计:Logical Effort方法/(美)Ivan Sutherland,Bob Sproull,David Harris著
- 出版发行项:
- 北京:人民邮电出版社,2009.03
- ISBN及定价:
- 978-7-115-19598-2/CNY45.00
- 载体形态项:
- 239页:图表;26cm
- 丛编项:
- 图灵原版电子与电气工程系列
- 个人责任者:
- (美) 萨瑟兰德 (Sutherland, Ivan) 著
- 个人责任者:
- (美) 斯普劳尔 (Sproull, Bob) 著
- 个人责任者:
- (美) 哈里斯 (Harris, David) 著
- 学科主题:
- 互补MOS集成电路-电路设计-英文
- 中图法分类号:
- TN432.02
- 责任者附注:
- 著者规范汉译姓取自版权页。
- 提要文摘附注:
- 本书讲述如何获得高速CMOS电路,这正是高速集成电路设计师们渴望获得的技术。在设计中,我们往往面对无数的选择,本书将告诉我们如何将这些选择变得更容易和更有技巧。本书提供了一个简单而普遍有效的方法,用于估计拓扑、电容等因素造成的延迟。
- 使用对象附注:
- 适合集成电路设计师以及相关专业的师生。
全部MARC细节信息>>
索书号 | 条码号 | 年卷期 | 校区—馆藏地 | 书刊状态 |
TN432.02/3 | S1000129 | 总馆—自然书库(凤阳) | 可借 | |
TN432.02/3 | S1000130 | 总馆—自然书库(凤阳) | 可借 | |
TN432.02/3 | S1000131 | 总馆—自然书库(凤阳) | 可借 |
显示全部馆藏信息